PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-124836

(43) Date of publication of application: 11.05.2001

(51)Int.CI.

GO1R 31/3183 G01R 31/28

(21)Application number: 2000-295463

(71)Applicant : ADVANTEST CORP

(22)Date of filing:

25.09.2000

(72)Inventor: TURNQUIST JAMES ALAN

SUGAMORI SHIGERU **ROCHETTO RAJUMAN**

YAMOTO HIROAKI

(30)Priority

Priority number: 1999 406300

Priority date: 25.09.1999

Priority country: US


(54) EVENT TYPE SEMICONDUCTOR TESTING SYSTEM

(57)Abstract:

PROBLEM TO BE SOLVED: To provide an event type semiconductor testing system for testing a device to be tested.

SOLUTION: This even type testing system is constituted of an event memory storing respective even timing data (time differences between just previous events and a common reference time point) constituted of an integer multiple (integral part data) of a reference clock period (period) and a fractional part (fractional part data) of the reference clock period, an address sequencer accessing the even memory and forming address data for reading timing data, a timing count logic forming an event start signal delayed by a time found by multiplying the reference clock by the integral part data, an event generation unit forming a test signal and a strobe signal on the basis of the event start signal from the timing count logic and the fractional part data from the event memory, and a host computer controlling the event type test system as a whole according to a test program.

គោន។



LEGAL STATUS

[Date of request for examination]

31.10.2000

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開2001-124836A) (P2001-124836A) (43)公開日 平成13年5月11日(2001.5.11)

(51) Int. C1. 7

識別記号

FΙ

テーマコード(参考)

G 0 1 R 31/3183

31/28

G 0 1 R 31/28

Q

Н

審査請求 有 請求項の数13 OL

(全21頁)

(21)出願番号

特願2000-295463 (P2000-295463)

(22) 出願日

平成12年9月25日 (2000.9.25)

(31)優先権主張番号 09/406300

(32) 優先日

平成11年9月25日(1999.9.25)

(33)優先権主張国

米国 (US)

(71)出願人 390005175

株式会社アドバンテスト

東京都練馬区旭町1丁目32番1号

(72) 発明者 ジェイムス・アラン・ターンキスト

アメリカ合衆国、カリフォルニア州、サン

タクララ、スコット・プラバラード 3201

(72)発明者 菅森 茂

アメリカ合衆国、カリフォルニア州、サン

タクララ、スコット・ブラバラード 3201

(72)発明者 ロチェット・ラジュマン

アメリカ合衆国、カリフォルニア州、サン タクララ、スコット・プラバラード 3201

最終頁に続く


(54) 【発明の名称】イベント型半導体テストシステム

(57)【要約】

【課題】 被試験デバイスをテストするための、イベント型半導体テストシステムを提供する。

このイベント型テストシステムは、基準 【解決手段】 クロック周期(ピリオド)の整数倍(インテグラル部デ ータ)と基準クロック周期の端数部分(フラクショナル 部データ)により構成される各イベント・タイミングデ ータ (直前のイベントと共通基準時点との時間の相違) を記憶するイベントメモリと、そのイベントメモリをア クセスしてタイミングデータを読み出すためのアドレス データを作成するアドレスシーケンサと、基準クロック に上記インテグラル部データを乗算した時間だけ遅延し たイベントスタート信号を形成するタイミング・カウン ト・ロジックと、そのタイミング・カウント・ロジック からのイベントスタート信号と、上記イベントメモリー からの上記フラクショナル部データとに基づいて、上記 テスト信号とストローブ信号を形成するためのイベント 発生ユニットと、そのイベント型テストシステムの全体 的な実行を、テストプログラムにより制御するホストコ ンピューターと、により構成されている。

[図3]



1

【特許請求の範囲】

【請求項1】 テスト信号を被試験デバイスに供給し、 その被試験デバイスの出力信号をストローブ信号のタイ ミングで検証することにより、被試験デバイスの評価を するためのテストシステムにおいて、

基準クロック周期の整数倍データと基準クロック周期の 端数データとで形成されるタイミングデータを格納する イベントメモリを有し、そのタイミングデータは予め定 めた基準時点と現在のイベントとの間の時間差であり、 上記タイミングデータを読み出すために、上記イベント 10 メモリをアクセスするためのアドレスデータを発生する アドレスシーケンサと、

上記基準クロックの上記整数倍だけ遅延したイベントス タート信号を発生するためのタイミング・カウント・ロ ジック部と、

そのタイミング・カウント・ロジック部からのイベントスタート信号と上記イベントメモリからの端数データを基にして、各イベントを形成し、これにより上記テスト信号やストローブ信号を発生するためのイベント発生ユニットと、

テストプログラムを介してイベント型テストシステムの 全体動作を制御するホストコンピュータと、

により構成されるイベント型テストシステム。

【請求項2】 上記イベントメモリと上記タイミング・カウント・ロジック部との間に、上記イベントメモリからの圧縮されたイベントデータを復元するためのデコンプレッション・ユニットをさらに有する請求項1に記載のイベント型テストシステム。

【請求項3】 上記タイミング・カウント・ロジックは、上記イベントメモリからのイベントデータをスケー 30ル・ファクタに比例した値に変更するためのスケーリング・ロジックを有する請求項1に記載のイベント型テストシステム。

【請求項4】 上記被試験デバイスにテスト信号を供給してその被試験デバイスの出力信号をストローブ信号のタイミングで期待値と比較して得られた結果としての被試験デバイスのフェイル情報を格納するためのフェイルメモリをさらに有する請求項1に記載のイベント型テストシステム。

【請求項5】 上記イベントメモリは、

イベントの上記タイミングデータにおける上記整数部データを格納するためのイベント・カウント・メモリと、各イベントの上記タイミングデータにおける上記端数データを格納するためのバーニアメモリと、

上記クロック・カウント・メモリとバーニアメモリに格納された上記タイミングデータに対応する各イベントのタイプを示すデータを格納するイベント・タイプ・メモリと、

により構成される請求項1に記載のイベント型テストシステム。

【請求項6】 上記タイミング・カウント・ロジック部は、基準クロック周期の整数倍の遅延時間を生成する為に、上記整数部データをプリセットしてそのプリセットした整数部データを上記基準クロックによりダウンカウントすることにより、上記基準クロックの整数倍の遅延時間を形成するためのダウンカウンタにより構成される請求項1に記載のイベント型テストシステム。

【請求項7】 上記イベント発生ユニットは、

上記イベントメモリからのイベント・タイプ・データに 基づいて、タイミング・カウント・ロジック部からイベ ントスタート信号を選択的に供給するデマルチプレクサ と、

そのデマルチプレクサから上記イベントスタート信号を 受け、上記イベントメモリからの端数データに規定され た追加の遅延時間を付加するための複数の可変遅延回路 と

少なくとも2つの上記可変遅延回路からの出力信号に基 づいて、上記テスト信号を生成する手段と、

少なくとも 1 つの上記可変遅延回路からの出力信号に基 20 づいて、上記ストローブ信号を生成する手段と、

により構成される請求項1に記載のイベント型テストシステム。

【請求項8】 テスト信号を被試験デバイスに供給し、 その被試験デバイスの出力信号をストローブ信号のタイ ミングで検証することにより、被試験デバイスの評価を するためのテストシステムにおいて、

基準クロック周期の整数倍データと基準クロック周期の 端数データとで形成されるタイミングデータを格納する イベントメモリを有し、そのタイミングデータは隣接する 2つのイベント間の時間差であり、そのタイミングデータは、そのイベントメモリに圧縮された形式で格納されており

上記タイミングデータを読み出すために、上記イベント メモリをアクセスするためのアドレスデータを発生する アドレスシーケンサと、

上記イベントメモリからの上記タイミングデータを再生 するためのデコンプレッション・ユニットと、

そのデコンプレッション・ユニットからのタイミングデータを加算して、直前のイベントから上記基準クロック の上記整数倍だけ遅延したイベントスタート信号とバーニアデータ合計値を発生するためのタイミング・カウント・ロジック部を有し、そのタイミング・カウント・ロジック部は、上記端数データの合計が上記クロック周期を超過するたびに、基準クロック周期の1個分の追加遅延を実施するための遅延手段を有しており、

そのタイミング・カウント・ロジック部からのイベントスタート信号と上記バーニアデータ合計値を基にして、現在イベントを形成し、これにより上記テスト信号やストローブ信号を発生するためのイベント発生ユニットを50 有し、その現在イベントは、上記イベントスタート信号

に対して上記パーニアデータ合計値だけ遅延したタイミングで発生され、

テストプログラムを介してイベント型テストシステムの 全体動作を制御するホストコンピュータと、

により構成されるイベント型テストシステム。

【請求項9】 上記タイミング・カウント・ロジックは、上記イベントメモリからのイベントデータをスケール・ファクタに比例した値に変更するためのスケーリング・ロジックを有する請求項8に記載のイベント型テストシステム。

【請求項10】 上記被試験デバイスにテスト信号を供給してその被試験デバイスの出力信号をストローブ信号のタイミングで期待値と比較して得られた結果としての被試験デバイスのフェイル情報を格納するためのフェイルメモリをさらに有する請求項8に記載のイベント型テストシステム。

【請求項11】 上記イベントメモリは、

イベントの上記タイミングデータにおける上記整数部データを格納するためのイベント・カウント・メモリと、各イベントの上記タイミングデータにおける上記端数デ 20 ータを格納するためのバーニアメモリと、

上記クロック・カウント・メモリとバーニアメモリに格納された上記タイミングデータに対応する各イベントのタイプを示すデータを格納するイベント・タイプ・メモリと、

により構成される請求項8に記載のイベント型テストシステム。

【請求項12】 上記タイミングデータを加算するため の上記タイミング・カウント・ロジック部は、

基準クロック周期の整数倍の遅延時間を生成する為の整 30 数部データをプリセットし、そのプリセットした整数部 データを基準クロックによりダウンカウントして、上記 基準クロックの整数倍の遅延時間を形成するためのダウンカウンタと、

そのダウンカウンタからの遅延時間を1クロック周期の 遅延時間を付加するためのフリップ・フロップと、

そのフリップフロップの出力と上記ダウンカウンタの出力とがそれぞれ与えられ、そのいずれかを選択的に取り出して、イベントスタート信号として生成するためのマルチプレクサと、

上記イベントメモリからの以前の各イベントの端数データに現在のイベントの端数データを加えるための加算部であって、その加算部により上記バーニアデータ合計値を生成し、端数部データを加算した結果その値が基準クロック周期を超過する場合には、加算部からキャリー信号を発生し、

上記マルチプレクサはその加算部からのキャリー信号を 受信する毎に、基準クロックの1周期に等しい遅延時間 を上記イベントスタート信号に追加する、

ように構成した請求項8に記載のイベント型テストシス 50

テム。

【請求項13】 上記イベント発生ユニットは、

上記イベントメモリからのイベント・タイプ・データに 基づいて、タイミング・カウント・ロジック部からイベ ントスタート信号を選択的に供給するデマルチプレクサ レ

そのデマルチプレクサから上記イベントスタート信号を 受け、そのイベントスタート信号に上記タイミング・カ ウント・ロジック部からの上記バーニアデータ合計値に 10 規定された追加の遅延時間を付加するための複数の可変 遅延回路と

少なくとも2つの上記可変遅延回路からの出力信号に基づいて、上記テスト信号を生成する手段と、

少なくとも1つの上記可変遅延回路からの出力信号に基づいて、上記ストローブ信号を生成する手段と、

により構成される請求項8に記載のイベント型テストシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、被試験半導体部品にテストパターン信号を供給し、その結果としての被試験半導体部品の出力信号を評価する自動テスト装置に関する。特に本発明は、様々なタイミングのイベントをテストパターン信号やストローブ信号として使い、半導体デバイスをテストするイベント型半導体テストシステムに関し、そのイベントは、予め決められた時点からの時間差として規定されている。

[0002]

【従来の技術】ICやLSI等の被試験半導体部品を、ICテスターのような半導体テストシステムによりテストするためには、被試験半導体部品の適切なピンに、テスト信号を、予め決められたタイミングで供給しなければならない。半導体テストシステムは、被試験半導体部品からテスト信号に対する応答として生成された出力信号を受け取る。その出力信号は、決められたタイミングを有するストローブ信号によってサンプルされ、期待値と比較されて、その被試験半導体部品に不良があるか否かが評価される。

【0003】第1図は従来の半導体テストシステムの概40 要を示したブロック図である。第1図の半導体テストシステムにおいて、パターン発生器12は、テストプロセッサ11からのデータを受け取る。これによりパターン発生器12は、波形フォーマッタ14に供給するテストパターンとパターン比較器17に供給する期待値パターンを発生する。タイミング発生器13は、全体的な動作を同期させるための、タイミング信号を生成する。第1図では、タイミング信号は、例えばパターン発生器12、パターン比較器17、波形フォーマッタ14、そしてアナログ比較器16に供給されている。

【0004】更にタイミング発生器13は、テストサイ

クル (テスターレート) パルスとタイミングデータ (タ イミングを設定するデータ)を、波形フォーマッタ14 に供給する。パターン (テストベクター) データは、" 0"と"1"を、すなわちテスト信号波形の立ち上がり エッジと立ち下がりエッジを規定する。タイミングデー タは、そのテスト信号波形の各立ち上がりエッジと立ち 下がりエッジについて、テストサイクル・パルスに対す るタイミング(遅延時間)を規定する。一般的に、タイ ミングデータは更に、RZ(リターンゼロ)波形、NR Z (ノンリターンゼロ) 波形やEOR (イクスクルシブ 10 オア) 波形等の波形情報を有している。

【0005】パターン発生器12のパターンデータと、 タイミング発生器13からのテストサイクル・パルスと タイミングデータに基づいて、波形フォーマッタ14 は、規定された波形とタイミングを有するテスト信号を 形成する。波形フォーマッタ14は、ドライバ15を介 してテスト信号を被試験デバイス (DUT) 19に送出 する。波形フォーマッタ14は、図に示していないが、 ドライバ15に供給するためのテスト信号を形成するた めのセット・リセット・フリップフロップを有してい る。ドライバ15は、テスト信号の振幅、インピーダン ス、およびスルーレイトを制御し、そのテスト信号をD UT19に供給する。

【0006】テスト信号に対するDUT19からの応答 信号は、アナログ比較器16において、予め決められた ストローブのタイミングにより、基準電圧と比較され る。そして、その結果得られたロジック信号は、パター ン比較器17に供給され、そこでアナログ比較器16か らのロジックパターンと、パターン発生器12からの期 待値パターンが比較される。パターン比較器17は、そ 30 の2つのパターンが一致するかどうかを調べ、それによ りDUT19のパス/フェイルを決定する。もし、不良 が見つかった場合、そのような不良情報は、フェイルメ モリ18に供給され、不良分析を行うために、パターン 発生器からのDUT19の不良アドレス情報とともに記 憶される。

【0007】第1図に示された従来の半導体テストシス テムでは、被試験半導体部品に与えられるテスト信号 は、3種類のデータを基にして、サイクル毎に形成され る。そのデータは、パターン(ベクター)データ、タイ 40 ミングデータそしてウェーブフォーム(波形)データで ある。第2図は、テスト信号を発生するための、このよ うな3種のデータとテストサイクルの関係例を波形表示 45として示している。テストベクター・ファイル41 からのパターンデータ (テストベクター) 46が、パタ ーン発生器12を介して、波形フォーマッタ14に供給 されている。またテストプラン・ファイル42からのタ イミングデータ47は、タイミング発生器13を介し て、波形フォーマッタ14に供給されている。パターン データ46は、それぞれのテストサイクルにおけるエッ 50 ステムを提供することにある。

ジの種類(1か0)を規定し、またタイミングデータ4 7は、波形とタイミング、すなわち、そのテストサイク ルに対応する各エッジの遅延時間を規定する。

【0008】前述したように、従来の半導体テストシス テムでは、それぞれのテストサイクルに対応するパター ンデータ、タイミングデータ、そしてウェーブフォーム ・データを基にしてテスト信号とストローブ信号が形成 される。そのようなテストシステムは、サイクル型のテ ストシステムとも呼ばれ、タイミングデータとパターン データは、各サイクルごとに、そのサイクルのクロック との相対関係で記述されている。

【0009】 LSIやVLSI等の半導体部品をデザイ ンする際に広く使用されているコンピューター・エイデ ッド・デザイン (CAD) では、ロジック・シミュレー タは一般に、テスト信号やテスト結果をイベント形式で 記述している。ここでイベントとは、テスト信号の立ち 上がりや立ち下がりのような、ロジック状態の変化のこ とであり、基準時間点からの時間の長さに基づいて記述 される。つまり、イベント形式によるテスト信号やテス ト結果の記述方法は、従来のテストシステムにおけるテ ストサイクルの概念を使用していない。従って、従来の サイクル形式のテストシステムでは、被試験半導体部品 の設計段階 (デザイン・ステージ) において得られたテ スト信号やテスト結果を、直接的に使用することができ ない。

[0010]

【発明が解決しようとする課題】従って、本発明の目的 は、半導体部品を評価するにあたって、イベントメモリ に格納されたイベントデータから、テスト信号とストロ ーブ信号を直接的に作成することのできるイベント型半 導体テストシステムを提供することにある。

【0011】また、本発明の他の目的は、それぞれのイ ベントのタイミングが、予め決められた共通の基準点か らの時間の長さによって定義されたイベント型半導体テ ストシステムを提供することにある。

【0012】また、本発明の更に他の目的は、それぞれ のイベントのタイミングが直前のイベントからの時間の 長さによって規定されるイベント型半導体テストシステ ムを提供することにある。

【0013】また、本発明の更に他の目的は、イベント とイベントの間の時間の長さが、基準クロックサイクル の整数倍と基準クロックサイクルの端数分との組み合わ せにより規定されるイベント型半導体テストシステムを 提供することにある。

【0014】また、本発明の更に他の目的は、現在のイ ベントの遅延時間をスケール・ファクター(倍率変更係 数)に比例して変更することにより、タイミングデータ をスケーリングして、新たなタイミングによる現在イベ ントを形成することができるイベント型半導体テストシ

【0015】また、本発明の更に他の目的は、イベントメモリの容量を減少させるために、イベントメモリに記憶するイベントデータについて、データ圧縮技術とデータ復元技術を用いたイベント型半導体テストシステムを提供することにある。

【0016】また、本発明の更に他の目的は、被試験半 導体部品の設計段階で、CADシステムによるテストベ ンチにより形成されたデータを、直接的に使用して、テ スト信号とストローブ信号を形成することが可能なイベ ント型半導体テストシステムを提供することにある。

[0017]

【課題を解決するための手段】本発明は、被試験電子部品(DUT)をテストするにあたって、テスト信号をDUTに与え、そのDUTの出力をストローブ信号のタイミングを用いて評価するイベント型テストシステムである。このイベント型テストシステムは、基準クロック周期(ピリオド)の整数倍(インテグラル部データ)と基準クロック周期の端数部(フラクショナル部データ)データにより構成される各イベントのタイミングデータ

(直前のイベントとの時間差または共通基準時点との時 20間差)を記憶するイベントメモリと、そのイベントメモリをアクセスしてタイミングデータを読み出すためのアドレスデータを作成するアドレスシーケンサと、基準クロックに上記インテグラル部データを乗算した時間だけ遅延したイベントスタート信号を形成するタイミング・カウント・ロジックと、そのタイミング・カウント・ロジックからのイベントスタート信号と、上記イベントメモリからの上記フラクショナル部データとに基づいて、上記テスト信号とストローブ信号を形成するためのイベント発生ユニットと、そのイベント型テストシステムの 30全体的な実行を、テストプログラムにより制御するホストコンピューターと、により構成されている。

【0018】本発明の他の態様においては、上記イベントメモリは、各イベントの上記タイミングデータのインテグラル部データを記憶するためのイベント・カウント・メモリと、各イベントのタイミングデータのフラクショナル部データを記憶するためのバーニアメモリと、そのイベント・カウント・メモリとバーニアメモリのタイミングデータに関する、それぞれのイベントの種類を表わすイベント・タイプ・データを記憶するためのイベン 40トタイプ・メモリで構成されている。

【0019】本発明の更に他の態様においては、イベント型テストシステムは、上記イベントメモリと上記タイミング・カウント・ロジックとの間に、イベントメモリに圧縮して記憶されたイベントデータを復元するために用いるデコンプレッション・ユニットを有している。そしてタイミング・カウント・ロジックは、上記スケール・ファクターに基ずいてイベントメモリのイベントデータを変更するためのスケーリング・ロジックを有している。

【0020】本発明の更に他の態様としては、イベント発生ユニットは、イベントメモリからのイベント・タイプ・データに基づいて、上記タイミング・カウント・ロジックからのイベントスタート信号を、選択的に供給するデマルチプレクサと、そのデマルチプレクサからのイベントスタート信号を受け、タイミング・カウント・ロジックからのパーニアサム・データに記述された追加の遅延時間を与えるための複数の可変遅延回路と、テスト信号の間に可変オフセット遅延を形成するための手段と10により構成される。

【0021】本発明によれば、イベント型半導体テストシステムは、被試験半導体部品を評価するにあたって、テスト信号とストローブを、イベントメモリからのイベントデータを基に作成することが可能である。各イベントのタイミングは、共通基準時点からの時間の長さか(絶対時間)、直前のイベントからの時間の相違(デルタ時間)によって規定される。テスト信号とストローブは、基準クロック周期の整数倍データと基準クロック周期の端数分データとの組み合わせにより記述されたタイミングデータによるイベント情報を用いて形成される。【0022】

【発明の実施の形態】第3図は、本発明のイベント型テストシステムの構成例を示すブロック図である。このイベント型テストシステムは、ホストコンピュータ22とバスインタフェース23を含み、その双方が、システムバス24、インターナル(内部)バス25、アドレスシーケンサ28、フェイルメモリ27、イベントメモリ30、デコンプレッション・ユニット32、タイミング・カウント・スケーリング・ロジック33、イベント発生ユニット34、そしてピンエレクトロニクス36等に接続されている。イベント型テストシステムは、被試験半導体部品(DUT)38をテストするために用いるものであり、そのDUT38は、一般にメモリIC、マイクロプロセッサIC、またはASIC等であり、ピンエレクトロニクス36を経由して、イベント型テストシステムに接続される。

【0023】ホストコンピュータ22の1例は、ワークステーションである。ホストコンピュータ22は、ユーザー・インタフェースとしての機能を行い、これによりユーザーが、テストオペレーションの開始と終了を命令したり、テストプログラムや他のテスト条件をロードしたり、テスト結果の分析をホストコンピュータ内で実行することを可能としている。ホストコンピュータ22は、システムバス24とバス・インタフェース23を介して、ハードウェアとしてのテストシステムとインタフェース20でいる。図に示されてはいないが、ホストコンピュータ22は、他のテストシステムやコンピュータ21は、他のテストシステムやコンピュータ21は、他のテスト情報を送受信できるよう、通信ネットワークと接続されていることが好ましい。

0 【0024】インターナルバス25は、ハードウェア・

テストシステム内のバスであり、一般にアドレスシーケ ンサ28、フェイルメモリ27、デコンプレッション・ ユニット32、タイミング・カウント・スケーリング・ ロジック33、そしてイベント発生ユニット34等の各 機能ブロックが接続されている。アドレスシーケンサ2 8の1例は、ハードウェア・テストシステムに専用であ り、一般にユーザーがアクセスできないように構成され たテストプロセッサである。アドレスシーケンサ28 は、ホストコンピュータ22からのテストプログラムや テスト条件に基づいて、テストシステム内の他の機能ブ 10 ロックに、インストラクションを与える。フェイルメモ リ27は、DUT(被試験デバイス)38のフェイル情 報のようなテスト結果データを、アドレスシーケンサ2 8によって規定されたアドレスに記憶する。このように フェイルメモリ27に記憶された情報は、被試験デバイ

【0025】アドレスシーケンサ28のジョブの1つ は、第3図に示されるように、アドレスデータをイベン トメモリ30に供給することである。実際のテストシス テムでは、複数のイベントメモリ30が、テストピン (テストチャンネル) に対応して設けられる。イベント メモリ30は、テスト信号とストローブ信号の各イベン トのタイミングデータを記憶する。後で詳細に説明する が、イベントメモリ30は2つの異なる方法でイベント データを記憶する。1つは基準クロックの1サイクルの 整数倍データによるタイミングデータであり、もう1つ は、基準クロックの1サイクルの端数分データのタイミ ングデータである。本発明では、それぞれのイベントの タイミングデータは、共通基準時点からの時間差(絶対 時間)、あるいは直前のイベントからの時間差(デルタ 30 時間)により表現される。

スのフェイル分析の段階で使用される。

【0026】必要なメモリの容量を減少させるために、 イベントメモリ30に格納されるタイミングデータは、 コンプレッション(圧縮)することが好ましい。デコン プレッション・ユニット32は、イベントメモリ30か ら圧縮されたデータを受け、タイミングデータをデコン プレッションのプロセスにより復元する。

【0027】タイミング・カウント・スケーリング・ロ ジック33は、総合タイミングデータを作成するための ものであり、その総合タイミングデータにより、イベン 40 トメモリからのタイミングデータの端数部(フラクショ ナル) データに基づいて、現在のイベントを直接的に形 成することができる。このような総合タイミングデータ を形成する例としては、イベントスタート信号とそのイ ベントスタート信号からの遅延時間との組み合わせを用 いる。1の態様において、そのような総合タイミングデ ータを形成する手順は、複数の端数 (バーニア) データ の加算をともなう。そのタイミングデータの加算のプロ セス中、端数部データのキャリーオーバ動作(整数デー タへの桁上げ)が、タイミング・カウント・スケーリン 50 ート単位のデータとされ、半導体集積回路の製造プロセ

グ・ロジック32において行われている。更に別の態様 においては、総合タイミングデータを形成するプロセス において、そのような加算を使用しない。

【0028】タイミング・カウント・スケーリング・ロ ジック33は、更にスケール・ファクタ(倍率変更係 数) に比例して、タイミングデータを変更する機能(ス ケーリング)を有する。このようなタイミングデータの スケーリング動作は、タイミングデータをスケール・フ ァクタでかけ算することによって実行される。例えば、 システム(基準)クロックの"1.5"であるタイミン グデータを、スケーリング・ファクタ"2"によりスケ ーリングする場合、その結果としてのタイミングデータ は、システムクロックの 1.5 x 2 = 3.0 となる。 一般に、上記のようにイベントカウントとイベントバー ニアにより定義されるタイミングデータでは、このかけ 算は、 (イベント・カウント+イベントバーニア) x (スケール・ファクター) = スケーリングされた遅延、 としてあらわすことができる。

【0029】前述した加算やスケーリングの動作は、ソ フトウェアによって行うことができる。しかし、遅延時 間の大きなデータベースを変換するために必要な時間 と、このデータをイベント型テスターにロードする時間 は多大となる可能性がある。したがって、直接的にハー ドウェアによる高速な加算とスケーリング動作を実行す ることが好ましい。本発明のイベント型テストシステム において、各種のスケーリング技術が使用可能である。 【0030】イベント発生ユニット34は、タイミング ・カウント・スクーリング・ロジック33からの総合タ イミングデータを基に、実際にイベントを発生する。そ のように発生されたイベント(テスト信号とストローブ 信号の立ち上がり、立ち下がり点)は、ピンエレクトロ ニクス36を介して、DUT38に印加される。基本的 にピンエレクトロニクス36は、半導体テストテストシ ステムと被試験半導体デバイス間をインタフェースする・ ための、多数のインタフェース回路を有している。例え ば、それぞれのインタフェース回路は、第1図に示すよ うに、ドライバとコンパレータで構成されており、かつ ドライバ、コンパレータ、そしてDUT38の間で、入 力・出力関係を確立するためのスイッチを搭載してい

【0031】第4図は、半導体集積回路の設計段階と試 験段階の総合的な関係を示した概念図である。この例で は、電子自動設計環境 (EDA) 51において、超LS I例えば、システムオンチップ (SoC) 53を設計し た場合を示している。

【0032】EDA環境51における、半導体集積回路 53の設計により、その集積回路53の設計データファ イル55と試験データファイル63が得られる。設計デ ータは各種のデータ変換等を経て、物理的な半導体のゲ

ス (シリコンプロセス) 56により、現実の集積回路 5 9が製造される。

【0033】このようにして製造された集積回路は、被試験ICデバイスとして試験装置60に与えられる。設計段階で得られた試験データを用いて、テストベンチ64等による論理シミュレーションを実行することにより、集積回路の入出力間の関係を示すデータファイル65が得られる。このよなデータファイルを、デバイス論理シミュレータのダンプファイルと称すことがあり、その典型的な例としては、VerilogのVCD(Valu 10e Change Dump)がある。

【0034】テストシステムがサイクル形式で構成されている場合は、イベント形式で記載されているVCDファイル65を、サイクル形式の試験信号に変換するために、変換ソフトウエア67によりデータ形式の変換が行われる。これにより、サイクル形式としての試験パターンが集積回路試験装置60内のファイル68に蓄積される。ハードウエアとしてのテスタ69は、この試験パターンを用いて被試験デバイス59の機能等を試験する。本発明のイベント型テストシステムの場合は、イベント20形式で形成されたVCDファイル65のデータを、直接的にイベントデータとしてイベントメモリ30に用いることができる。

【0035】イベントデータを基にして、イベントを形 成するための動作例を第5図(A)-第5図(K)に示 す。第6図は、絶対時間、すなわち共通時点を基準とし て記述された、イベントメモリ30からのタイミングデ ータを基にして、イベントスタート信号とバーニアデー タを形成するためのタイミング・カウント・スケーリン グ・ロジック33の構成例を示す回路図である。第7図 30 は、デルタ時間、すなわち直前のイベントを基準として 記述された、イベントメモリ30からのタイミングデー タを基にして、イベントスタート信号とバーニアデータ を形成するための、タイミング・カウント・スケーリン グ・ロジック33の他の構成例を示した回路図である。 第6図の回路例では、加算機能を有しないのに対し、第 7図の回路例では、バーニアデータの加算機能とキャリ 一信号を発生する機能を有している。ここでは、説明を 容易にするために、第6図および第7図の回路構成例で は、スケーリング・ロジックの回路図を示していない。 【0036】第6図および第7図において、アドレスシ ーケンサ28は、イベントメモリ30に、アドレスデー タを供給する。前述したように、アドレスシーケンサ2 8は、マイクロプロセッサを有するテスタープロセッサ でもよい。しかし、最も単純な形態としては、アドレス シーケンサー28は、アドレスカウンタである。アドレ スカウンタは、例えばゼロのカウントから開始して、所 定の停止アドレスに至るまでの間を、1づつ順にインク リメントする。アドレスのビット幅は、使用するイベン トメモリの深さによって左右されるが、実際の応用で

は、最低16ビット必要である。

【0037】第6図の例では、イベントメモリ30は、 クロックカウントRAM (イベント・カウント・メモリ あるいはクロック・カウント・メモリとも称する)7 1、バーニアRAM(バーニアメモリあるいはバーニア データメモリとも称する) 72、およびイベントタイプ RAM73により構成している。クロックカウントRA M71は、タイミングデータのインテグラル(整数)部 分、つまり基準クロック周期の整数倍のデータを記憶す る。バーニアRAM72は、タイミングデータのバーニ ア(端数)部分、つまり基準クロック周期の端数データ を記憶する。イベントタイプRAM73は、イベントの タイプを選択するためのデータを記憶している。イベン トタイプとは、テスター出力ピン(テスト信号)から送 出する信号の設定を、ロジック"1"、ロジック"0" あるいは"高いインピーダンス"のように選択するもの であり、またストローブ信号のタイミングにより、DU T38からの応答信号をラッチするための設定を選択す るものである。

【0038】第6図のタイミング・カウント・スケーリング・ロジックにより、第5図(I) - 第5図(K)のイベントを発生するために、イベントメモリ30に記憶するデータ例を第10図(A)のデータテーブルに示す。前述したように、タイミングメモリ30に格納されるタイミングデータは、共通基準時点に対する、各イベントのタイミング(時間差)を記述している。すなわち、そのタイミングデータは、対象とするイベントが、予め定められた基準点からどの時間長だけ離れているかの絶対時間を示している。従って、第6図のタイミング・カウント・スケーリング・ロジックは、加算機能を有していない。

【0039】第5図(A) -第5図(K)の例では、第5図(I)に示されるように、イベント1のタイミングは、基準(開始)点から1(3/16)ナノセカンドである。この場合のイベント1のクロックカウントRAM71のタイミングデータは"1"であり、バーニアRAM72の端数データは3/16である。またイベント2のタイミングは、第5図(J)に示されるように、基準点から2(10/16)ナノセカンド離れている。従って、クロックカウントRAM71のタイミングデータは"2"であり、バーニアRAM72の端数データは10/16である。さらに第5図(K)に示されるように、イベント3のタイミングは、基準点から4(2/16)ナノセカンド離れているので、クロックカウントRAM71のタイミングデータは"4"であり、バーニアRAM72の端数データは2/16となる。

【0040】クロックカウントRAM71のデータ(インテグラル部)は、対応するイベントを実行する前に待つ基準(システム)クロックカウント数の整数値を示し 50 ており、イベントスタート信号のタイミングを決定す

14

る。バーニアRAM72では、バーニア部に割り当てら れたビット数により、基準クロックの端数分の数を示し ており、イベントスタート信号の後に付加する遅延時間 を決定し、そのタイミングにより目的とするイベントを 形成する。上記の例では、基準クロックの各サイクルに ついての端数ユニットの総数は"16"であり、したが って端数部データの最小値は、クロックサイクルの16 分の1である。

【0041】イベントメモリからのイベントデータは、 第6図に示してある、タイミング・カウント・スケーリ 10 に、待つべき基準(システム)クロック数を示してい ング・ロジックに与えられる。第6図の回路構成例で、 は、基準クロックパルス(第5図(A))の数をカウン トダウンするためのダウンカウンタ75のみしか有して いない。クロックカウントRAM71からのデータが、 ダウンカウンタ75をプリセットし、これにより、ダウ ンカウンタ75は基準クロックを計数し、プリセットし たデータがゼロになると、ターミナルカウント(イベン トスタート信号)を発生する。バーニアRAM72から のバーニアデータとイベントタイプRAM73からのイ ベントタイプデータは、イベント発生ユニットに供給さ 20 ある。 れる。

【0042】従って、第5図(A) - 第5図(K) の例 において、第5図(B)に示されるイベントスタート信 号と第5図(C)に示される端数時間差をあらわすバー ニアデータは、イベント発生ユニット34に供給され、 第5図(I)に示すイベント1が発生される。次に、基 準クロックパルスを2個計数すると、第5図(D)に示 すイベントスタート信号が発生され、第5図(E)に示 す端数時間差10/16をあらわすバーニアデータと共 に、イベント発生ユニット34に供給され、その結果、 第5図(J)のイベント2が発生される。第5図(G) のイベントスタート信号は、4個めの基準クロックパル スを計数したときに発生され、第5図(H)の端数時間 差2/16をあらわすバーニアデータと共に、イベント 発生ユニット34に供給され、その結果、第5図(K) のイベント3が発生される。

【0043】第7図の構成例では、対象とする各イベン トの直前のイベントからの時間の差異(デルタ時間)を あらわすイベントデータを処理するために用いる加算機 能を有している。この場合、イベントメモリ30に格納 40 された現イベントのタイミングデータは、直前イベント からの遅延時間として記述されている。従って、第10 図(B)に示すように、第5図(I)のイベント1で は、クロックカウントRAM71のタイミングデータ は"1"であり、バーニアRAM72の端数データは3 /16となっている。同様にしてイベント2のタイミン グは、第5図(J)に示されるよう、イベント1から1 (7/16) ナノセカンドの時間差になっている。従っ て、クロックカウントRAMのタイミングデータは"

6となっている(第10図(B))。さらに第5図 (K) に示されるよう、イベント3のタイミングはイベ ント2から1 (8/16) ナノセカンドの時間差になっ ている。したがって、クロックカウントRAM71のタ イミングデータは"1"であり、パーニアRAM72の 端数データは8/16となっている(第10図 (B))。

【0044】クロックカウントRAM71のデータ(イ ンテグラル部)は、対象とするイベントを実行する前 る。バーニアRAM72のデータ(フラクショナル部) は、インテグラル部についてのクロック計数が終了した (イベントスタート信号が発生)後、目的とするイベン トを発生する前に、待つべきバーニア(端数)ユニット の数を示している。バーニア部に割り当てられたビット 数が、各クロックに対する端数ユニットの数を規定して いる。上記の例では、基準クロックの各サイクルについ ての端数ユニット数は"16"であり、したがって端数 部データの最小値は、クロックサイクルの16分の1で

【0045】第10図(B)のバーニアサム(端数合計 値)は、前イベントの端数(バーニア)データと現イベ ントの端数データを加算した値を示している。例えば、 イベント2のバーニアサムは、"10/16"、つまり イベント1のバーニアカウント (バーニアデータ) "3 /16"とイベント2のバーニアカウント"7/16" を加算した値である。イベント3のバーニアサムは、イ ベント1のバーニアカウント"3/16"と、イベント 2のバーニアカウント"7/16"と、イベント3のバ ーニアカウント"8/16"を加算した"18/16" である。この加算動作の結果、イベント3のバーニアサ ムとして"2/16"が設定され、クロックカウント (整数値データ)に1が加算される。

【0046】第5図の開始(基準)点"0"に対する各 イベントの合計タイミングが、第10図(B)の右の欄 に示されている。このような合計時間は、タイミングデ ータのインテグラル(整数)部とタイミングデータのフ ラクショナル(端数)部を加算することによって得られ る。端数部のデータを加算した値が、基準クロックの単 位時間周期を越えたときは、整数部データがそれに応じ て増加される。イベント1の合計時間は基準点から1 (3/16) ナノセカンド離れている。イベント2の合 計時間は、基準点から2(10/16)ナノセカンド離 れており、イベント3の合計時間は基準点から4(2/ 16) ナノセカンド離れている。従って、イベント1か らイベント3についての各イベントスタート信号とバー ニアサムは、第6図について述べたのと同様に、イベン ト発生ユニット34に供給される。

【0047】第7図のタイミング・カウント・スケーリ 1"であり、バーニアRAM72の端数データは7/1 50 ング・ロジック33は、ダウンカウンタ75、ラッチ7

6、フリップフロップ 77、マルチプレクサ 78と加算 器7.9を有している。ダウンカウンタ7.5は、クロック カウントRAM71から、タイミングデータのインテグ ラル部のデータを受け取る。加算器 7 9 は、バーニア R AM72から、タイミングデータの端数部データを受け 取る。

【0048】例えば、クロックカウントRAM71から のインテグラル部データは、ダウンカウンタ75にプリ セットされ、基準クロックCLKによってそのプリセッ 5の計数値が0になったとき、出力信号(ターミナルカ ウント)が発生され、マルチプレクサ78の1つの入力 端子に供給される。マルチプレクサ78の他の入力端子 には、ダウンカウンタ75の出力信号を、基準クロック の1サイクル分遅れて発生するフリップフロップ77の 出力が供給されている。従って、マルチプレクサ78 は、クロックカウントRAM71からのインテグラル部 データに、クロックの整数倍の遅延を追加する。マルチ プレクサ78の出力は、イベントスタート、つまり基準 クロックカウント値の数となる。イベントスタート信号 20 は、イベント発生ユニット34に供給されるとともに、 アドレスシーケンサ28にも供給される。

【0049】バーニアRAM72からのフラクショナル 部データは、加算器79の入力端子の1つに供給され る。加算器79の他の入力端子には、ラッチ76を通し て、以前のイベントのパーニアデータが供給される。従 って、加算器 79は、バーニアRAM 72からの全ての フラクショナル部データを加算する。第5図および第1 0図(A)におけるイベント3で示したように、フラク ショナル部データの合計が、16/16のような、1ク 30 ロックカウント越えると、キャリーディレイが発生され て、マルチプレクサ78に送られる。キャリーディレイ を受け取ると、マルチプレクサー78は、フリップフロ ップ79の出力を選択して、イベントスタート信号を1 基準クロック周期分だけ遅らせる。第10図(B)の例 では、イベント3の端数データの合計は"18/16" なので、マルチプレクサー78にキャリーディレイが供 給され、イベントスタート信号に1クロック分の遅延が 追加される。残りの"2/16"は、加算器79の出力 から、バーニアサムとして形成される。

【0050】前述を基にして、第7図の回路構成によ り、第5図(I)-第5図(K)のイベント1-3を発 生するプロセスは次のようになる。イベント1のインテ グラル部データは"1"なので、ダウンカウンタ75 は、第5図(A)の基準クロックのパルスを1個数える ことにより、第5図(B)の出力パルス(ターミナルカ ウント) を発生する。第5図(B)のターミナルカウン トは、マルチプレクサー78の出力から、イベントスタ ート信号として発生される。第5図(C)は、加算器7 9の出力におけるパーニアサム・データであり、イベン 50

ト発生ユニット34により、イベントスタート信号に追 加する遅延時間を示している。以上により、第5図 (1) のイベント1が、イベント発生ユニットにより形 成される。

【0051】イベント2のインテグラル部データも" 1"なので、ダウンカウンタ75は、基準クロックのパ ルスを1個計数することによってターミナルカウントを 発生する。ダウンカウンタ75のターミナルカウント は、第5図(B)に示す前のターミナルカウントから1 トされた値がカウントダウンされる。ダウンカウンタ7 10 サイクル後に発生され、第5図(D)に示すように、イ ベントスタート信号をマルチプレクサー78の出力で発 生する。第5図(E)のデータは、イベント発生ユニッ ト34において、第5図(D)に示すイベントスタート 信号に、追加して遅延すべきバーニアサムとして与えら れる、加算器79の出力を示している。イベント1の端 数データは"3/16"であり、イベント2の端数デー タは"7/16"であるため、第5図(E)のアダー7 9の出力におけるバーニアサムは、"10/16"とな る。このバーニアサムは、第5図(D)のイベントスタ ートに追加され、第5図(J)に示すイベント2を形成 する。

> 【0052】イベント3のインテグラル部データも" 1"なので、ダウンカウンタ75は、基準クロックパル スを1個計数することにより、出力パルス (ターミナル カウント)を発生する。ダウンカウンタ75のターミナ ルカウントは、マルチプレクサ78に送られる。このタ イミングは第5図(F)に示されるよう、基準点から、 3 基準クロックカウント遅れている。しかし、イベント 3の端数データ"8/16"に以前のイベントの端数デ ータの加算値であるバーニアサム"10/16"が加算 器79によって追加されるため、イベント3の端数デー タの合計は"18/16"となる。従って、第5図 (G) に示すように、イベントスタート信号に、1クロ ック分の追加の遅延を行うように、マルチプレクサ78 がフリップフロップ77の出力を選択するためのキャリ ーがマルチプレクサ78に供給される。残りの端数デー タ"2/16"は、第5図(H)に示すように、バーニ アサムとして、加算器79から出力され。従って、第5 図 (K) のイベント3は、第5図 (H) のベーニサムと 40 第5図(G)のイベントスタートの各タイミングを加算 することにより、イベント発生ユニット34により形成 される。

【0053】イベント発生ユニット34の回路構成例 を、第8図の回路図に示す。簡単に前述したように、第 8図のイベント発生ユニット34は、テスト信号やスト ローブ信号を、第6図や第7図のタイミング・カウント ・スケーリング・ロジックから供給されるイベントスタ ート信号とバーニアサムに基づいて生成するものであ

【0054】第8図の回路図において、イベント発生ユ

ニット34は、デマルチプレクサ82、コンパレータ (比較器) 83、可変遅延回路85-87、ORゲート 88、SRフリップフロップ91-92、ピンドライバ 93、可変遅延回路95-97、フリップフロップ10 2-104、OR回路105、フリップフロップ106 により構成されている。可変遅延回路85-87と可変 遅延回路95-97は、イベントプロセッサ (図にな し)により構成し、第6図または第7図の回路構成から のバーニアサムにより、キャリブレート(校正)された 遅延時間を選択するように実現してもよい。説明の便宜 10 のため、ピンドライバ93とコンパレータ83が、第8 図の構成に含まれているが、これらの部分は実際の応用 においては、むしろ第3図のピンエレクトロニクス36 に含められる。

【0055】ピンドライバ93の出力は、対象とする被 試験デバイス(DUT)ピンが入力ピンであるときに、 そのDUTピンにテスト信号を供給するためのものであ る。ピンドライバ93により、テスト信号の所望の振幅 とスルーレートが形成される。コンパレータ83は、対 象とするDUTピンが出力ピンであるときに、DUTの 20 ば、イベントタイプデータが、現在のイベントについ 応答出力を受信する。コンパレータ83は、受信したD UT出力のアナログレベルを基準電圧と比較し、その出 力値が所定の電圧範囲内であるかを評価するためのアナ ログ比較機能を果たす。そのような電圧範囲としては、 第8図に示すように、"ハイレベル"、"ローレベ ル"、および"ハイインピーダンス 2"である。この例 では、同一時間においては、そのうちの1つの電圧範囲 のみがアクティブとなる。

【0056】デマルチプレクサ82は、第6図または第 7図のタイミング・カウント・スケーリング・ロジック から、イベントスタート信号を受信し、イベントメモリ 3.0のイベントタイプRAM73から、イベントタイプ についてのデータを受信する。イベントタイプデータ が、デマルチプレクサ82の選択ターミナルに供給され る。従って、イベントスタート信号は、イベントタイプ データに規定された可変遅延回路を有するイベントプロ セサに供給される。

【0057】例えばイベントタイプデータが、現在のイ ベント (イベント1) について"ドライブDUTピンハ イ"を示す場合は、イベントスタート信号は可変遅延回 40 路85に送られ、そこでバーニアサム(端数部合計)デ ータの定める時間だけ遅延される。従って、可変遅延回 路85の出力(例えば第5図(I)に示すイベント1) が、SRフリップフロップ91をセットする。これによ り、ピンドライバ93が、これに接続されているDUT ピンをロジック1に設定する。

【0058】例えばイベントタイプデータが、現在のイ ベント (イベント2) について"ドライプDUTピンロ ー"と規定する場合には、イベントスタート信号は、可 変遅延回路86に送信され、ここでバーニアサム(端数 50 ベントについて"テストDUTハイ"と規定する場合

合計)データに規定する時間だけ遅延される。したがっ て可変遅延回路86の出力(第5図(J)に示すイベン ト2) は、SRフリップフロップ91をリセットする。 その結果、ピンドライバ93が、これに接続されている DUTピンをロジックゼロに設定する。

【0059】イベントタイプデータが、現在のイベント について"ターンオフドライブDUT"と規定している 場合は、イベントスタート信号は、可変遅延回路87に 送信され、そこでバーニアサム(端数合計)データの定 める時間だけ遅延される。従って、可変遅延回路87の 出力により、SR-フリップフロップ92がリセットさ れる。これにより、コンパレータ83がDUTピンの出 力を受け取るために、DUTピンに接続されたピンドラ イバ93を髙インピーダンス状態にする。

【0060】ピンドライバ93が、DUTピンからの出 力信号をコンパレータ83が受け取ることができるよう に、高インピーダンスモードにある場合には、イベント は一般に、コンパレータ出力のロジックをラッチするた めのストローブ信号を生成するために使用される。例え て"テストDUTハイインピーダンス"と規定する場合 は、イベントスタート信号は、可変遅延回路95に送信 され、そこでバーニアサム(端数合計)データの定める 時間だけ遅延される。DUTピンの電圧レベルは、コン パレータ83により、あらかじめ設定された高インピー ダンス電圧レベルと比較される。もしDUTピンの電圧 レベルが、最小限の髙インピーダンス電圧レベルに到達 していない場合は、その結果としてのコンパレータ83 の出力は、可変遅延回路95からのストロープ信号(イ ベント3)により、フリップフロップ102にラッチさっ れる。このラッチされたデータは、DUTのフェイル (不良) を示し、OR回路105とフリップフロップ1 06を介して、"エラー"としてクロックに同期して出 力される。

【0061】またイベントタイプデータが、現在のイベ ントについて"テストDUTロー"と規定する場合は、 イベントスタート信号は、可変遅延回路96に送信さ れ、そこでバーニアサム (端数合計) データの定める時 間だけ遅延される。DUTピンの電圧レベルは、コンパ レータ83により、あらかじめ設定された低電圧レベル と比較される。もしDUTピンの電圧レベルが、必要限 度の低電圧レベルに達していない場合は、その結果とし てのコンパレータ83の出力は、可変遅延回路56から のストローブ信号のタイミングで、フリップフロップ1 03にラッチされる。このラッチされたデータは、DU Tのフェイル(不良)を示し、OR回路105とフリッ プフロップ106を介して、"エラー"としてクロック に同期して出力される。

【0062】さらにイベントタイプデータが、現在のイ

1:

は、イベントスタート信号は可変遅延回路97に送信され、そこでパーニアサム(端数合計)データの定める時間だけ遅延される。DUTピンの電圧レベルは、コンパレータ83により、あらかじめ設定された高電圧レベルと比較される。もしDUTピンの電圧レベルが、必要限度の高電圧レベルに違していない場合は、その結果としてのコンパレータ83の出力は、可変遅延回路97からストローブ信号のタイミングで、フリップフロップ104にラッチされる。このラッチされたデータは、DUTのフェイル(不良)を示し、OR回路105とフリップ 10フロップ106を介して"エラー"としてクロック同期して出力される。

【0063】第9図は、イベントデータを複数のピンにローディングするための、本発明のイベント型テストシステムのシステム構成例を示した概念図である。ピンカード1151ー115点は、それぞれピンバス113を介して相互に接続しており、ピンバスコントローラ112によって個別にアドレスされる。ピンバスコントローラ112は、テストコントローラのソフトウェアを走らせているホストコンピュータ111に接続されている。ピンバスコントローラ112は、テストの開始、停止、テスト結果の送出、イベントデータのローディング、グローバルピンバス信号を介したピンの配列等のサービスを行う。この構造により"N"ピンのテストシステムを実現できる。

【0064】第11図-第13図は、本発明のイベント型テストシステムに搭載されているコンプレッション (圧縮)、デコンプレッション (復元) 技術に関する。この技術については、本発明の出願人により、より詳細な開示が、米国特許出願番号09/259402にされ 30でいる。第11図はタイミングデータで規定された各種のイベントT0-T10を示したタイミングチャートである。そのタイミングデータは、クロックカウントデータとバーニアデータの組み合わせにより構成されている。前述したように、クロックカウントデータは、対象とするイベントについて、基準クロック周期の整数倍のデータを示しており、バーニアデータは、そのイベントについて、基準クロック周期の端数データを示している。

【0065】第12図(A)は、第11図のイベントT 400-T10を規定するために、イベントメモリに格納されるタイミングデータであり、圧縮技術を用いない場合のタイミングデータである。第6図と第7図に示したように、イベントメモリはクロック・カウント・メモリ71(上記イベント・カウント・メモリあるいはクロックカウントRAMと同義)とバーニアメモリ72に分けられる。クロック・カウント・メモリ71のデータは、基準クロック周期の整数倍の値であり、0-Nまでのどのような整数値でもよい。Nはイベント型テストシステムがサポートできる基準クロック周期数の最高値である。50

【0066】例えば、本出願人により設計されたイベント型テストシステムのクロックカウントメモリ71は、134、217、728クロック周期をサポートする。これにはイベント・カウント・メモリの各記憶領域に27データビットが必要である。従って、この場合のイベント・カウント・メモリの合計サイズは、27ビットのM倍(Mはテストシステムのベクター: テストパターンの長さ)の数となる。

【0067】前述したように、バーニアメモリは、基準クロック周期の端数値による微少遅延時間(タイミング)データを記憶している。従って、バーニアデータは、1基準クロックピリオドよりもその値は小ざい。テストシステムがサポートする微少遅延時間により、バーニアメモリの幅は、基準クロックの1周期を充分カバーするほどの大きさがなければならない。例えば、基準クロック周期が32ナノセカンドの場合、0.2ナノセカンドのタイミング精度をサポートするテストシステムでは、バーニアメモリは、8ビットなくてはならない。上記の第12図(A)の例では、バーニアメモリ72は、10ビットのデータ幅を有している。従ってメモリサイズ全体としては、10ビットのM倍となる。

【0068】テストベクターのサイズは数メガバイトや数十メガバイト等と大きいため、タイミングデータを第12図(A)のようにイベントメモリに記憶される方法では、イベントメモリの全体のサイズがかなり大きくなる。例えば、イベント列T0-T10のクロックカウントデータを示すのに使用するビット数は297、イベント列T0-T10のバーニアデータに使用するビット数は110、つまり合計で407ビットである。

【0069】従って、本発明のイベント型テストシステムは、必要なイベントメモリの容量を減少させる圧縮・復元(コンプレッション・デコンプレッション)技術を搭載している。第12図(B)は、第11図のイベント列T0-T10を、圧縮されたタイミングデータによりあらわす例を示したデータテーブルである。この方法では、イベント列T0-T10に使用されたクロックカウントデータのビット数は88、バーニアデータに使用されたビット数は110、結果として合計198ビットとなり、第12図(A)の407ビットと大きく異なる。この例では、クロックカウントデータは、ワード(8ビット)単位であらわされ、必要な基準クロック数によって、4ワード(32ビット)まで用いられる。各ワードの構成等の詳細については、上記の米国特許出願番号09/259、402に示されている。

【0070】第11図および第12図の例では、イベントT0のクロックカウントデータは1ワードで、イベントT1は2ワードで、イベントT2は3ワードで、イベントT4は4ワードで、そしてイベントT7は1ワードで、それぞれ表現できると想定している。更に、第1150 図の各イベントT3、T5、T6、T8、T9そしてT

10の時間差は、基準クロック周期よりも小さいと想定 している。従って、クロックカウントデータを示すため に必要な最小限のワード数を割り当てることにより、ク ロック・カウント・メモリの容量を全体として減少する ことができる。更に、1基準クロック周期よりも小さな 時間差のイベントでは、クロックカウントデータは0で ある。つまりこのようなイベントには、メモリ領域を割 り当てないことで、またこれらのイベントの各バーニア データを、パーニアメモリ72内1のパーニアデータ領 域で結合させることで、クロック・カウント・メモリ7 10

1のメモリ容量を減少させることができる。

【0071】第12図(B)の例では、バーニアメモリ 72は、各クロックカウントメモリ位置に対応して4個 のバーニアデータを記憶している。従って、バーニアメ モリ72は、40ビットの幅を有している。この方法 は、テストベクターが、1基準クロック周期よりも小さ な時間差のイベントを多数有するときに有効である。更 に、2つ以上のイベントのバーニアデータを結合するこ とにより、テストシステムの動作をシステムクロック周 波数よりも早い周波数で動作させることができる。これ 20 は、イベントメモリをアクセスする毎(クロック周期) に、2以上のイベントのバーニアデータを同時に取り出 すことが可能だからである。イベントカウントデータの 最初の1ワードが、そのイベント数を表示するので、現 イベントに対応する正しいバーニアデータを特定するこ とができる。

【0072】デコンプレッション(復元)ユニット32 の回路構成例を第13図に示す。デコンプレッション・ ユニット32は、本発明の圧縮テクノロジーによって圧 縮された、イベントメモリからのタイミングデータを再 30 生するものである。この例では、全ての圧縮および再生 のプロセスは、システムソフトウェアにより行われる。 デコンプレッション・ユニット32の簡単な説明を以下 におこなう。より詳細な説明は上記の米国特許出願番号 09/259, 402に開示されている。

【0073】第13図のデコンプレッション・ユニット 32は、クロックカウント・ステートマシン121、ロ ード/ダウンカウンタ122、バーニアコントロール・ ステートマシン123、および格納・選択回路126を 有している。この例では格納・選択回路126は、レジ 40 スタ131-134とマルチプレクサ135-137を 有している。

【0074】クロック・カウント・メモリ71からのク ロックカウントデータは、クロックカウント・ステート マシン121とロード/ダウンカウンタ122に供給さ れている。第11図-第12図を参照して示したよう に、好ましい実施例では、クロック・カウント・メモリ 71からのクロックカウントデータは、1、2、3また は4データワードで構成され、それぞれのデータワード は8ビット、すなわちバイトの構造をしている。パーニ 50 を示した概念図である。スケーリングの目的は、イベン

アメモリ72からのバーニアデータは、格納・選択回路 126のレジスタ131と132に供給されている。前 記したように、好ましい実施例では、4個までのバーニ アデータを記述するために、バーニアデータは40ビッ トで構成されている。

【0075】クロックカウントデータを受け取ると、ク ロックカウント・ステートマシン121は、クロックカ ウントデータの最上位ビットをサンプルする(調べる) ことにより、各イベントのデータバイトの数を判断す る。その判断に基づいて、クロックカウント・ステート マシン121は、クロック・カウント・メモリ71から のデータバイトを、ロード/ダウンカウンタ122の正 規の位置にロードする。上述したように、各データワー ドは8ビットで構成されており、データワード内での割 り当てられたデータビットは、第1ワードと第2から第 4 ワードでは異なっている。再生されたイベントカウン トデータは、タイミング・カウント・スケーリング・ロ ジック33に送られる。

【0076】格納・選択回路126は、バーニアデータ メモリ71からバーニアデータを受け取る。上述した第 12図(B)のテーブルの例では、バーニアメモリ72 のそれぞれのメモリ位置は、4個のバーニアデータ用と して40ビットで構成されている。バーニアメモリ72 からのバーニアデータは、交互にレジスタ131とレジ スタ132のどちらかにセットされる。このようなイン タリーブ動作により、バーニアメモリ72のアクセスス ピードが遅くても、タイミング・カウント・スケーリン グ・ロジック33により、十分なデータ量が処理される ことを可能にする。

【0077】レジスタ131とレジスタ133は、マル チプレクサ135が正しいバーニアデータをシリアル方 式でマルチプレクサ137に送出できるように、指定し たバーニアデータを並列にマルチプレクサ135に送信 する。同様に、レジスタ132とレジスタ134は、マ ルチプレクサ136が正しいバーニアデータを、シリア ル方式でマルチプレクサ137に送信できるように、指 定したパーニアデータを、並列にマルチプレクサ136 に送信する。このようなレジスタ131-134とマル チプレクサ135-137における、バーニアデータを 選択する作業は、パーニアコントロール・ステートマシ ン123の制御の下で行われる。選択されたバーニアデ ータは、イベント・カウント・スケーリング・ロジック に送出される。

【0078】第14図-第15図は、本発明に搭載され たスケーリング技術に関するものである。スケーリング 技術についてのより詳細な説明は、本発明と同じ出願人 による米国特許出願番号09/286, 226にされて いる。第14図はイベント・カウント・スケーリング・ ロジック33のスケーリング・ロジック部の基本構成例

24

トメモリのタイミングデータを変更することなく、スケ ール・ファクターに比例してタイミングデータを拡大ま たは縮小することである。

【0079】第14図の基本的な構造は、イベント・サ ミング・ロジック142とイベント・ディレイ・スケー リング・ロジック146を有している。基本的に、イベ ント・サミング・ロジック142は、第7図の回路図に 示した複数のイベントのパーニアデータを加算するもの。 であり、第7図の回路構成に該当する。イベント・サミ ング・ロジック142は、イベント・カウント・ディレ 10 ング部は、ほぼ第14図のマルチプライヤー(乗算器) イ143とイベント・バーニア・ディレイ144をを有 している。イベント・カウント・ディレイ143は、基 本的にダウンカウンタであり、ダウンカウンタにプリセ ットされたイベントカウントデータが、基準クロックで ダウンカウントすることによりゼロになったとき、ター・ ミナルカウントパルスを発生する。イベント・バーニア ・ディレイ144は、例えば、バーニアデータを累積す るアキュミレーターであり、その累積による合計が1基 準クロックサイクルを越えたとき、キャリー信号を発生 し、イベント・カウント・ディレイに1基準クロックを 20 追加する。イベント・カウント・ディレイ143からの ターミナルカウント信号とパーニアディレイ144から のバーニアサム (残り) は、イベント・ディレイ・スケ ーリング146に供給される。

【0080】そのサミングの結果としてのインテグラル (整数部) 遅延データは、イベント・カウント・ディレ イ・ロジック143から、マルチプライヤー148に与 えられる。インテグラル遅延データは、マルチプライヤ ー148において、スケール・ファクター(倍率変更係 数) と乗算される。またサミングの結果としてバーニア 30 遅延データは、イベント・パーニア・ディレイ・ロジッ ク144からマルチプライヤー149に与えられる。バ ーニア遅延データは、マルチプライヤー149におい て、スケール・ファクターと乗算される。このようにし てスケーリングされたマルチプライヤー148および1 49からのデータは、加算器147によって加算され る。バーニアデータのスケーリングにより生じた整数デ ータは、加算器147によってインテグラル遅延データ に追加される。そして、加算器147の出力から、イン テグラル部遅延データとフラクショナル(端数部)遅延 40 データが、イベント発生ユニット34に供給される。

【0081】第15図は、スケール・ファクタ(倍率変 更係数) をタイミングデータに乗算するために用いるス ケーリングロジックの、より具体的な例を示している。 第15図の実施例の簡単な説明を以下に行う。より詳細 には、上記の米国特許出願番号09/286、226に 開示されている。イベントカウント・ステートマシン1 51は、部分的に、第14図のイベント・サミング・ロ ジック52における、イベント・カウント・ディレイ・ ロジック143に相当している。イベントカウント・ス 50 ングカウンタ153から発生される。例えば、スケール

テートマシン151は、全ての前イベントについて累積 された遅延データにおけるインテグラル部(整数部)デ ータに基づいて、バリッドデータエネーブルを生成す る。レジスター152は、スケール・ファクタを格納し ている。

【0082】第15図の本発明の実施例は、基本的にイ ベント・カウント・スケーリング部、イベント・バーニ ア・スケーリング部、およびイベント・スケーリング出 力部で構成されている。イベント・カウント・スケーリ 148に相当し、イベント・バーニア・スケーリング部 は、ほぼ第14図のマルチプライヤー(乗算器)149 に相当する。また、イベント・スケーリング出力部は、 ほぼ第14図の加算器147に相当する。累積したイベ ントカウントデータに基づいて生成された、ステートマー シン151からのバリッドデータ・エネーブルは、レジ スタ159とフリップフロップ161を介してイベント ・スケーリイング出力部に送られ、総合的遅延データの 整数部であるイベントスタート信号を生成する。イベン ト・スケーリング出力部はさらに、総合的な遅延データ の端数部データであって、イベントスタート信号に追加 すべき遅延タイミングを現すイベントバーニアデータも 生成する。

【0083】レジスタ152からのスケール・ファクタ は、第15図のイベント・カウント・スケーリング部と イベント・バーニア・スケーリング部に供給される。イ ベント・カウント・スケーリング部は、スケーリングカ ウンタ153、および加算器154とレジスタ155で 形成するアキュミュレータを有している。イベント・バ ーニア・スケーリング部は、マルチプライヤー157と レジスタ158を有している。イベント・スケーリング 出力部は、加算器162、フリップフロップ163およ びステートマシン164を有している。特に図示してい ないが、基準クロックが第15図のそれぞれの回路素子 に共通に供給されている。

【0084】この例では、イベント・カウント・スケー リング部において、スケール・ファクタの端数部分が、 加算器154に供給されており、スケール・ファクタの 整数部分が、スケーリングカウンタ153に供給されて いる。イベント・バーニア・スケーリング部では、スケ ール・ファクタのフルスケール値(整数部と端数部) が、マルチプライヤー157に供給されている。イベン トバーニアメモリからのバーニアデータは、スケール・ ファクタと乗算するために、マルチプライヤー157に 供給されている。

【0085】スケール・ファクタの整数部分は、スケー リングカウンタ153をプリセットする。これにより、 基準クロックをカウントした値がプリセット値に達した とき、ターミナルカウント (TC) パルスが、スケーリ

る。

・ファクタの整数部分の値が"3"を示している場合に は、スケーリングカウンタ153は、基準クロックのパ ルスを3個カウントする毎に、ターミナルカウントパル スを生成する。ターミナルカウントパルスはイベントカ ウント・ステートマシン71に、クロックイネーブル信 号として与えられる。これにより、ターミナルカウント パルスの数が、ステートマシン151において規定され た累積したイベントカウント値に達したときに、バリッ ドデータ・エネーブルが生成される。

【0086】スケーリング・カウンタ153からのター ミナル・カウント・パルスは、レジスタ155と158 にも供給されている。上述したように、レジスタ155 と加算器74は、アキュミュレータを形成しているの で、レジスタ155がターミナル・カウント・パルスを 受け取る毎に、スケール・ファクタの端数部が以前の端 数部データに加算される。このように累積した端数部 が、例えば1基準クロック・サイクルのような"1"と いった整数値を超過する場合には、その結果としてのキ ャリー信号をスケーリング・カウンタ153に与えて、 次のターミナル・カウント・パルスの発生を基準クロッ 20 ク・サイクルに相当する時間だけ遅延させる。

【0087】イベント・バーニア・スケーリング部で は、レジスタ158は、バーニアデータをスケール・フ ァクタで乗算した結果のバーニア値を、イベント・スケ ーリング出力部の加算器162に送出する。従って、イ ベント・スケーリング出力部の加算器162は、レジス タ158からのスケーリングされたバーニアデータに、 レジスタ (アキュムレータ) 155からの累積した端数 部データを加算する。加算の結果がオーバーフロー、す なわち整数値を越える場合には、そのような整数値を示 30 す最上位ビット (MSB) を、ステートマシン164に 与えることにより、その整数値により定義される追加の 遅延時間を与える。追加遅延の定義されたタイミングに 基づいて、ステートマシン164は、イベント発生ユニ ット34に供給するイベントスタート信号すなわちバリ ッドデータ・エネーブルを発生する。スケーリングされ たイベントバーニアの端数部は、イベント・スケーリン グ出力部から発生され、イベント発生ユニット34に供 給される。

【0088】好ましい実施例しか明記していないが、上 40 示したブロック概念図である。 述した開示に基づき、添付した請求の範囲で、本発明の 精神と範囲を離れることなく、本発明の様々な形態や変 形が可能である。

[0089]

【発明の効果】本発明によれば、イベント型半導体テス トシステムは、被試験半導体部品を評価するにあたっ て、テスト信号とストローブを、イベントメモリからの イベントデータを基に作成することが可能である。各イ ベントのタイミングは、共通基準時点からの時間の長さ か(絶対時間)、直前のイベントからの時間の相違(デ 50 ルタ時間)によって規定される。テスト信号とストロー プは、基準クロック周期の整数倍データと基準クロック 周期の端数分データとの組み合わせにより記述されたタ イミングデータによるイベント情報を用いて形成され

【0090】本発明のイベント型半導体テストシステム は、テスト信号とストローブ信号を、イベントメモリの タイミングデータを直接的に使用して発生できる。本発 明のイベント型半導体テストシステムは、被試験半導体 部品の設計段階において、CADシステムによるテスト ベンチにより形成されたデータを直接使用し、テスト信 号とストローブ信号を発生することが可能である。

【図面の簡単な説明】

【図1】サイクルベースで記述されたテストデータによ り、テスト信号とストローブ信号を形成する、従来技術 による半導体テストシステムの構成例を示した概念的プ ロック図である。

【図2】ぞれぞれのテストサイクルのパターンデータ、 タイミングデータ、そして波形データを使用して、テス ト信号を形成する場合において、第1図のサイクル型テ ストシステムにより使用されるデータ構成例を示す図で ある。

【図3】本発明のイベント型半導体テストシステムの構 成例を示したブロック図である。

【図4】本発明のイベント型半導体テストシステムと自 動電子デザイン環境(EDA)との関係を示した概念的 プロック図である。

【図5】 (A) から (K) は、イベントメモリに記憶さ れたイベントデータを基にして、第5図(I)-第5図 (K) のテスト信号エッジ (イベント) を発生する場合 の、本発明のイベント型テストシステムの動作例を示し たタイミングチャートである。

【図6】本発明のタイミング・カウント・ロジックとイ ベントメモリの構成例を示した概要図である。

【図7】本発明のタイミング・カウント・ロジックとイ ベントメモリの更に他の構成例を示した概念図である。

【図8】第6図および第7図のタイミング・カウント・ ロジックにより作成されたデータに基づいて各種のイベ ントを発生するためのイベント発生ユニットの構成例を

【図9】本発明のイベント型テストシステムの、基本的 なシステム構成を示した概念図である。

【図10】第6図の回路構成を使用して、第5図(1) -第5図(K)に示したイベントを発生するための各種 のタイミングの関係を示したデータテーブルであり、第 10図(A)は、第7図の回路構成を使用して、第5図 (I) -第5図(K)に示したイベントを発生するため の各種のタイミングの関係を示したデータテーブルであ

【図11】本発明のイベント型テストシステムにおける

データコンプレッション (圧縮) とデコンプレッション (復元) 技術を説明するためのイベントシーケンス例を示したタイミングチャートである。

【図12】イベントメモリ(イベント・カウント・メモリとバーニアメモリ)に格納された、データ圧縮をしていないイベントデータを示したデータテーブルであり、第12図(B)は、イベントメモリに格納された、本発明のデータ圧縮を用いたイベントデータを示したデータテーブルである。

【図13】本発明のイベント型システムにおけるデコン 10 プレッション・ユニット内の回路構成例を示したブロッ ク図である。

【図14】本発明のイベント型テストシステムにおける スケーリングロジックの構成例を示したブロック図であ る。


【図15】本発明のイベント型テストシステムにおける

スケーリングロジック内の構成をより詳細に示したプロック図である。


【符号の説明】

2 2	ホストコンピュータ
2 3	バスインタフェース
2 4	システムバス
2 5	インターナル (内部) バス
2 7	フェイルメモリ
2 8	アドレスシーケンサ
3 0	イベントメモリ
3 2	デコンプレッション・ユニット
3 3	タイミング・カウント・スケーリング・
ロジック	
3 4	イベント発生ユニット
3 6	ピンエレクトロニクス
3 8	DUT

[図1]



【図6】





(図6)

【図2】


【図5】

[図2]







(図5)




[図3]



[図4]




【図7】



図


【図8】



【図9】

【図10】

(図9)



【図10】

(A)

 クロック・カウント データ
 クロック・カウント サム (DSS)
 パーニア・データ (Y)
 イベントタイム 納景 (CDS+V)

 イベント1
 1
 1
 3 16
 1 3 16
 2 16


 イベント2
 1
 2
 10 16
 2 16
 2 16

 イベント2
 2
 4
 2 16
 4 2 16
 4 2 16

(0)				
	クロック・カウント	パーニア・カウント	パーニア・サム	台出タイミング
イベント	1	<u>3</u> 16	3 16	1 3 16
イベント2	1	7 16	10 16	2 10 16
イベント3	1	8	$\frac{1}{10} \rightarrow \frac{2}{10}$	4-2

【図11】

(EE 1 1)



【図12】

[図12]


W

イベント	クロック・カウント・メモリ(27ピットMD)	パーニア・メモリ (10ビット部)
TO	TO coarse data	TO fine data
_11	T1 coarse data	T1 fine date
T2	T2 coerse data	T2 fine date
13	T3 coerse data	T3 fine date
14	T4 coerse data	T4 fine date
15	T5 coarse date	T5 fine data
18	T6 coarse date	T6 fine data
17	17 coarse data	T7 fine data
TB	78 coarse data	T8 fine data
19	T9 coarse data	19 fine data
TIO	TIO coarse data	T10 fine data


(B)

イベント	クロック・カウント・メモリ (8ピット)	パーニア・メモリ (40ピットの)	
TO	TO Count (word 0)	T3 Vernier, T2 Vernier, T1 Vernier, T0 Vernier	
T1	T1 Count (word 0)	T7 Vernier, T6 Vernier, T5 Vernier, T4 Vernier	
	T1 Gount (word 1)	(Moxt data), T10 Vernier, T9 Vernier, T8 Vernier	
12, 13	12 Count (word 0)	(Moxt Vernier data)	
	T2 Count (word 1)	(Next Vernier data)	
	T2 Count (word 2)	(Next Vernier data)	
14, T5, T8	T4 Count (word 0)	(Next Vernier data)	
	T4 Count (word 1)	(Mext Vernier data)	
	T4 Count (word 2)	(Maxt Vernier data)	
	T4 Count (word 3)	(Mext Vernier data)	
17, 18, 19, T10	17 Count (word 0)	(Maxt Vernier data)	

【図13】




【図14】.



3

【図15】



フロントページの続き

(72)発明者 矢元 裕明

アメリカ合衆国、カリフォルニア州、サン タクララ、スコット・プラバラード 3201